Partcl
Spring 2025活動中数分でchipを設計
- サマリー
- 半導体設計者向けに、チップ設計自動化ツールを提供する
- 課題
- 従来のチップ設計自動化では開発に数週間かかる
- 解決策
- GPU高速化したphysics-informed modelsで設計を最大700倍高速化する
AI による要約
- 所在地
- San Francisco, CA, USA
事業内容
Partclは、GPUアクセラレーションを活用した物理情報に基づくモデルで、chip design automationを現代化する。従来のソリューションと比べて最大700倍高速に動作し、開発期間を数週間短縮するとともに、AIによる最適化を可能にする。